SPARC z x86 nie ma szans

Za wskaźnik wydajności przyjmujemy benchmark XML xalancbmk (reprezentatywny dla ESB):

8 wątków SPARC (IV+ 2.1GHz/2): 81.5 = base

128 wątków SPARC (T2 1.45GHz/16):  154 = 1.9x base
128 wątków SPARC (T3 1.65GHz/16): 157 = 1.9x base
256 wątków SPARC (T3 1.65GHz/32): 313 = 3.8x base
512 wątków SPARC (T3 1.65GHz/64): 607 = 7.5x base

24 wątki Intel (Xeon 2.53GHz/12): 299 = 3.7x base

24 wątki Intel (Xeon 3.06GHz/12): 357 = 4.4x base

80 wątków Intel (Xeon 2.4GHz/40) : 1020 = 12.5x base

Wszystkie procesory SPARC za wyjątkiem najnowszego T4 nie mają spekulatywnego wykonywania kodu (out of order execution). Przy OOE procesor czekając na sprowadzenie komórki pamięci do rejestru wykonuje następny kawałek kodu lub dwa kawałki (if-else) - daje to spory przyrost wydajności eliminując puste cykle. T4 z częstotliwością 3GHz będzie sporo lepszy od poprzedników, ale i tak będzie droższy i mniej wydajny od Intela. T3 per core ma podobną ilość pamięci cache L2 co Intel (384/256KB), ale Intel ma 30MB cache L3 per socket.

Twierdzenie, że w SPARC-ach jest lepsza diagnostyka i zarządzanie sprzętem niż w x86 nie jest do końca prawdziwe - Intel ma AMT (hmm, chyba wcześniej widzieli OpenBoot PROM u konkurencji).

Intel Westmere-EP z szybkim zegarem i Westmere-EX są dostępne od wiosny tego roku.